Family list
1 family member for:
JP60134468
Derived from 1 application.

1 SEMICONDUCTOR DEVICE

Publication info: JP60134468 A - 1985-07-17

Data supplied from the esp@cenet database - Worldwide

SEMICONDUCTOR DEVICE

Patent number:

JP60134468

Publication date:

1985-07-17

Inventor:

SUNAMI HIDEO; YADORI SHIYOUJI; TAMURA MASAO

Applicant:

HITACHI LTD

Classification:

- international:

H01L29/10; H01L29/02; (IPC1-7): H01L29/78

- european:


H01L29/10D2B2

Application number: JP19830242022 19831223 Priority number(s): JP19830242022 19831223

Report a data error here

Abstract of JP60134468

PURPOSE:To obtain an MOS transistor having extremely high accuracy by forming at least one microchannel extending over source and drain regions in a substrate-surface region in a channel constituting an FET. CONSTITUTION: An N<+> type source region 1 and N<+> type drain region 2 are frmed on a P type Si substrate, boron concentration in a channel region 6 positioned between these regions 1 and 2 is brought to 5X10<17>cm<2>, and the threshold voltage of a transistor is brought to approximately 6V. As micro-ion beams 9 under conditions of 0.1mumphi, 5pA and 200keV are scanned by n number extending over the regions 2 and 3, and n microchannels 10 are formed by ions of 3X 10<17> number/cm<2>.sec. When the beams 9 are scanned so that As concentration in the microchannels 10 reaches to 4.9X10<17>/cm<2> at that time, impurity concentration reaches to 1X10<16> and threshold voltage drops to 1.5V because As mutually compensates with previously existing B. When As concentration is further increased, currents flow between the regions 1 and 2 even when gate voltage is zero, and a depletion type is obtaind.



Data supplied from the esp@cenet database - Worldwide

個日本国特許庁(JP)

10 特許出廣公開

母公開特許公報(A)

昭60-134468

@Int_Cl_4 H 61 L 29/78 量別記号

庁内整理番号

❷公開 昭和60年(1985)7月17日

8422-5F

審査請求 未請求 発明の数 1 (全4頁)

母発明の名称 半導体装置

❷特 網 昭58-242022

. 参出 献 昭58(1983)12月23日

砂発 明 者 角 南 英 夫 国分寺市東恋ケ選1丁目280番地 株式会社日立製作所中央研究所内
 砂発 明 者 宿 利 章 二 国分寺市東窓ケ選1丁目280番地 株式会社日立製作所中

79発明者 宿利 章二 国分等市東配ケ羅1丁目280番地株式会社日立製作所中央研究所内

砂発 明 者 田 村 w 男 国分寺市東窓ケ窪1丁目280番地 株式会社日立製作所中 央研究所内

⑩出 職 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6香地 砂代 理 人 弁理士 高橋 明夫 外1名

明 超 審

発明の名称 半導体装置

特許請求の範囲

世界効果トランジスタのチャネルの基板製面領域にソースとドレインにまたがるように少なくとも1本のマイクロチャネルを形成した半導体装置。 発明の詳細な説明

[発明の利用分野]

本発明はMO8トランジスタに係り、特に高精 底のトランジスタを形成するに好道なトランジス タ構造に関する。

(発明の背景)

従来MOSトランジスタの性能、特に増幅率に 対応する相互コンダクタンスg。は、次式のよう に扱わされた。

$$g_{n} \propto \frac{W}{L} f(Ne)$$
(1

ことでL,WはそれぞれMOBトランジスタの 実効チャネル長と実効チャネル幅であり、!(Nc) はチャネルとその近傍の空芝層内の不能物濃度分 布による調数である。

第1例にトランジスタの平面図を示す。トランジスタはソース1、ドレイン2、ゲート3で構成されており、それぞれチャネル長方向断面AA、チャネル幅方向断面BBを第2図と第3図に示す。 第2図に示すよりに81に代表される基板4上に、 数差したトランジスタと電気的に分離する基板4 と間導電型の不純物機能の高いチャネルストッパー8とフィールド酸化膜5が形成され、基板4と 逆導電型のソース1、ドレイン2を形成する。ソース1とドレイン2の端部間距離がおよそ実効チャネル長1となる。またソース1とドレイン2は 多結晶81で代表されるゲート3と自己整合で形成されるためゲート長1。と1との関係は次の(2) 式のよりに映わされる。すたわち

でめる.

また第3図に示すようにチャネル幅方向では、 通常 LOCO8 法によるフィールド酸化膜 5 がチャ ネル値域 6 に侵入し、実効チャネル幅Wは次のよ うに表わされる。

ことで』WはW。のオフセット分で、通常は LOCOS フィールド酸化酸5の使入分と、高濃度 のテヤネルストッパー8の使入分の加わつたもの である。

以上の式より、トランジスタのg。はかよそ次のように扱わされる。

$$g_{\infty} \propto \frac{W_x - dW}{L_x - 2X_I}$$
 f (Nc)(5)

すなわちトランジスタのg。はゲート幅W。とゲート長L。によつて大きく変化する。W。, L。は、通常リングラフィとエッチングの稽度によつて変化するので、トランジスタのg。もまたリングラフィとエッチングの稽度によつて変化し、所謂のg。を高精度に実現するのは極めて図典と

$$\frac{g_m(1)}{g_m(2)} = \frac{L_s - dL}{L_s / m - dL} = \frac{mL_s - mdL}{L_s - mdL} + m$$

$$\frac{\mathbf{g}_{m}(1)}{\mathbf{g}_{m}(2)} = \frac{\mathbf{m}\mathbf{W}_{g} - \mathbf{A}\mathbf{W}}{\mathbf{W}_{g} - \mathbf{A}\mathbf{W}} + \mathbf{m}$$

である。

(発明の目的)

本角明の目的はこのような従来トランジスタの 欠点を除去し、極めて高精度のMOSトランジス タを形成する技術を提供することにある。

[発明の概要]

本発明は、チャネル増都の影響を除去するとと によつて目的を達成するものであり、具体的には チャネル長方向にロ本のマイクロテャネルを形成 することによつて1本のマイクロテャネルで規定 されるトランジスタのg。のロ傍のg。を得る。 特に、2つのトランジスタのg。比をmとするに は、

$$m = \frac{n_1}{n_2} \qquad \cdots \cdots \cdots (6)$$

とし、マイタロチヤネルの数の比で規定しうるよ

いえる。

また第4箇に示すよりにし、が小さくなると、 MOBトランジスタのしきい単圧Vでが低下する 個テヤネル効果が現むれる。さらにW。が小さく なるとVでが危極に上昇する鉄テヤネル効果が発 生する。これは第3箇に示したテヤネルストッパ 一の高不純物機定領域8がW。が小さくなるとテ ヤネル全体を覆りよりになるからである。

また、本来第()文化示したように 1 / g 。 は L;-4L(~2X;) に比例するはずであるが実験 化は第 6 図に示すようにL; の小さい部分で短チャネル効果のため比例しなくなる。

従つて以上述べてきた従来のMOSトランジスタの性能を高稽変に形成するのは風騰である。作 化互いのg。をm倍に形成するととを目的とし、 一方のトランジスタのL。を1/m倍、あるいは 一方のトランジスタのW。をm倍にしても、それ ぞれオフセット分 4 L。4 Wのためm倍とならない。すなわち

うにする。

[発明の実施例]

第8回に平面図を示すようにp型83当板上に □↑層のソース1とドレイン2を形成し、これら の間のチャネル領域 6 は、 5 × 1 0^{1 t} cm⁻⁸ の B 換 皮とする。とれによつて500人ゲート酸化膜で のトランジスメのV・は約6Vとなる。この後、 0.1 µm ø, 5 pA, 200K e V Ø A s Ø = 1 **タロイオンビーム9をソース1・ドレイン2にま** たがるように n 本定査すると 3 × 1 017 ケ/cd-180 のイオンによつてマイクロテヤネル10が1本形 成しりる。このときマイクロチャネル内のAsの 職度が4.9×10¹¹cm²とたるように走査すると すでに存在していたBと補償し合つて結果的には 不純物表皮が1×1016となり、V:は1.5 Vに 低下しりる。さらにAS装度を高めると、ゲート 毎圧Ⅴ。□0でもソース・ドレイン間に電流が流 れるいわゆる depiction 扱トランジスタとなる。 どちらを選択するかは用油によって定めればよい。

また本トランジスタのテヤネル権方向の断面

特職略60-134468(3).

BBを第7回に示す。マイクロチャネル101~ 10mは互いにその不純物が重なり合わない方が、 一本 -- 本の独立性が保たれて高精度化には都合が よいが、餌8MK示すよりK互いに達なり合つて も目的は進战しりる。その理由はトランジスタの 性能はテヤネル領域に抵加した不純物総量に依存 する匿合が大きいためである。

本発明の他の実施例を無9 図に示す。上記の実 施倒ではマイクロイオンピーム9化よつてマイク ロチャネル10を形成したが、通常のホトレジス トス1を加工した後、全体化ABのイオン打込み を行つても同様に101~10nのマイクロチャ ネルが形成しりる。ただし、レジスト加工は光を 用いると 0. Β μ π 程度が展界の解像力になるので、 マイクロイオンドーピング程徴細化は困難だが、 ウエハ全面に同時化イオン打込みができるので、 マイクロイオンドーピングよりスループツトが高 **19.**

以上本発明の説明にはいわゆるロチャホル型ト タンジスタを用いたが、これをpナヤネル型にす るにはすべての不純物の非常型を迎にすればよく、 もた、MOSのような絶縁ゲート型だけでたく、 接合道のような気が効果トランジスメも同様に本 発明を適用できる。

また、装板もパルクSIに扱るととなく、絶縁 献上の3:約品いわゆる80I(8i On Insulator) にも適用しうる。

また基板も8~に辿ることなく、G*A*ヤG e 等その材料を選ばない。

【発明の効果】

以上述べたよりに本発明によれば、一本分のマ イクロテヤネルのg。を1g。とすればり本のマ イクロチャネルドよつてロ 4g。 のトランジスチ を得ることができる。すなわち、g。此のmの2 つのトランジスメをりるには、一方のトランジス タに2: 本、他方に1: 本のマイクロテャネルを

$$m = \frac{n_1}{p_4}$$

となるように、nょ,nsを退べばよい。従つて、

リソグラフィヤドライエッチングなどの加工精度、 LOCO8 法等によるフィールド酸化膜の侵入かよ びチャネルストッパーの侵入等の影響をほとんど 受けない極めて高精度のトランジスタを得ること ができる。さらK耳いのg。比を高利度に形成す るに特に効果がある。

図面の簡単な説明

第1個は従来のトランツスタの平面閣、第2図 と第3回は第1回のそれぞれAA部断面図とBB **鉛断面図、第4図,第5図はトランジスタの特性** を示す図、第6図は本義明の実施側の平面図、第 7 図~第9 図は席6 図のBB部断面図で、夫々具 なる実施例を示す。

1…ソース、2…ドレイン、3…ゲート、4…羞 根、5…フイールド酸化菓、8…チャネル、?… グート絶縁膜、8…チャネルストツパー、9…マ イクロイオンピーム、10,101,102, 100…マイクロチャネル、11…ホトレジスト。

